--- title: 《计算机组成原理》简答题整理 author: 萑澈 pubDatetime: 2026-07-18T18:30:00+08:00 featured: false draft: false printable: true tags: - 计算机组成原理 - 简答题 description: 计算机组成原理简答题整理，涵盖冯·诺依曼结构、总线判优、中断系统、DMA方式等核心知识点。 --- ### 1. 冯·诺依曼型计算机的基本特点是什么？
点击查看答案 冯·诺依曼原理的基本思想是： - 采用二进制形式表示数据和指令。指令由操作码和地址码组成。 - 将程序和数据存放在存储器中，使计算机在工作时从存储器取出指令加以执行，自动完成计算任务。这就是“存储程序”和“程序控制”（简称存储程序控制）的概念。 - 指令的执行是顺序的，即一般按照指令在存储器中存放的顺序执行，程序分支由转移指令实现。 - 计算机由存储器、运算器、控制器、输入设备和输出设备五大基本部件组成，并规定了 5 部分的基本功能。 冯·诺依曼型计算机的基本特点也可以用“存储程序”和“程序控制”来高度概括。
### 2. 什么是总线判优？为什么需要总线判优？
点击查看答案 总线判优就是当总线上各个主设备同时要求占用总线时，通过总线控制器，按一定的优先等级顺序确定某个主设备可以占有总线。因为总线传输的特点就是在某一时刻，只允许一个部件向总线发送信息，如果有两个以上的部件同时向总线发送信息，势必导致信号冲突、传输无效，故需用判优来解决。
### 3. 什么是“程序访问的局部性”？存储系统中哪一级采用了程序访问的局部性原理？
点击查看答案 所谓程序访问的局部性，即指令和数据在主存的地址分布不是随机的，而是相对的簇聚，使得 CPU 在执行程序时，访存具有相对的局部性。 存储系统的 Cache—主存级和主存—辅存级都用到了程序访问的局部性原理。 - 对 Cache—主存级而言，把 CPU 最近期执行的程序放在容量较小、速度较高的 Cache 中。 - 对主存—辅存级而言，把程序中访问频度较高、比较活跃的部分放在主存中，这样既提高了访存的速度又扩大了存储器的容量。
### 4. 中断的基本概念
点击查看答案 计算机在执行程序的过程中，当出现异常情况或者特殊情况时，CPU 停止当前程序的运行，转向对这些异常情况或特殊情况的处理，处理结束之后返回到现行程序的间断处继续运行，该过程就是中断。中断是现代计算机能有效合理地发挥效能和提高效率的一个十分重要的功能。
### 5. 中断处理过程
点击查看答案 中断处理过程包含以下 10 个步骤： （1）设备提出中断请求； （2）当一条指令执行结束时 CPU 响应中断； （3）CPU 设置“中断屏蔽”标志，不再响应其它中断请求； （4）保存程序断点（PC）； （5）硬件识别中断源（转移到中断服务子程序入口地址）； （6）用软件方法保存 CPU 现场； （7）为设备服务； （8）恢复 CPU 现场； （9）“中断屏蔽”标志复位，以便接收其它设备中断请求； （10）返回主程序。
### 6. 什么是单重中断，什么是多重中断？
点击查看答案 **单重中断**：在中断服务过程中不允许响应新的中断请求，直到本次中断服务结束后才开放中断。实现条件是在中断服务结束才开中断，将中断允许触发器设置为 1。 **多重中断**：在允许中断嵌套的情况下，当更高优先级的中断请求到来时，CPU 可以暂停当前的中断服务程序，转去处理更高级别的中断。实现条件是**提前开中断**，即在中断服务程序中保护好软件现场后，就将中断允许触发器设置为 1。
### 7. 比较中断和 DMA 技术的特点
点击查看答案 **中断方式**：外设需与主机传输数据时请求主机给予中断服务，中断当前主程序的执行，自动转向对应的中断处理程序，控制数据的传输。整个过程始终是处理器在执行指令的控制之下。 **DMA（直接存储器访问）方式**：系统中有 DMA 控制器，它是一个可驱动总线的主控部件。当外设与主存储器之间需要传输数据时，外设向 DMA 控制器发出 DMA 请求，DMA 控制器向 CPU 发出总线请求，取得总线控制权后，按照总线时序控制外设与存储器间的数据传输，而不是通过指令来控制，传输速度大大高于中断方式。
### 8. 什么是 DMA 方式？它与中断方式的主要区别是什么？
点击查看答案 DMA 指的是直接内存访问。在此方式下，外部设备与计算机主存之间直接进行数据交换，而无需经过 CPU。 它与中断方式的主要区别是： - **DMA 过程中无需 CPU 干预**，只在整个输入/输出结束时才发出中断，请求 CPU 处理。 - **中断方式下**，设备需要频繁中断 CPU，每输入/输出一个基本单位（如一个字、字符等）就需要中断一次。
### 9. 设 CPU 内的部件有 PC、IR、MAR、MDR、ACC、ALU、CU，且采用非总线结构 #### ① 写出取址周期的全部微操作
点击查看答案 ``` PC → MAR 1 → R M(MAR) → MDR MDR → IR OP(IR) → CU (PC) + 1 → PC ```
#### ② 写出存数指令全部微操作
点击查看答案 ``` Ad(IR) → MAR 1 → W ACC → MDR MDR → M(MAR) ```
#### ③ 写出加法指令全部微操作
点击查看答案 ``` Ad(IR) → MAR 1 → R M(MAR) → MDR (ACC) + (MDR) → ACC ```
### 10. 什么是中断隐指令，有哪些功能？
点击查看答案 中断隐指令是 CPU 响应中断之后，经过某些操作，转去执行中断服务程序。这些操作是由硬件直接实现的，包括以下三个功能： （1）**保存断点**：将程序计数器（PC）的当前值保存起来； （2）**暂不允许中断**：关闭中断允许触发器，防止在保存现场期间被新的中断打断； （3）**引出中断服务程序**：通过硬件方式获得中断服务程序的入口地址，转入执行中断服务程序。
### 11. 什么是大小端对齐？
点击查看答案 - **小端对齐（Little-Endian）**：低位字节排放在内存的低地址端，高位字节排放在内存的高地址端。 - **大端对齐（Big-Endian）**：高位字节排放在内存的低地址端，低位字节排放在内存的高地址端。 例如，32 位整数 0x12345678 存放在起始地址 0x1000 处： | 方式 | 0x1000 | 0x1001 | 0x1002 | 0x1003 | |------|--------|--------|--------|--------| | 小端 | 0x78 | 0x56 | 0x34 | 0x12 | | 大端 | 0x12 | 0x34 | 0x56 | 0x78 |
### 12. 什么是指令周期？什么是机器周期？什么是时钟周期？三者之间的关系如何？
点击查看答案 - **指令周期**：完成一条指令所需的时间，包括取指令、分析指令和执行指令所需的全部时间。 - **机器周期**（CPU 周期）：指被确定为指令执行过程中的归一化基准时间，通常等于取指时间（或访存时间）。 - **时钟周期**：时钟频率的倒数，也称为节拍脉冲或 T 周期，是处理操作的最基本单位。 **三者之间的关系**：一个指令周期由若干个机器周期组成，每个机器周期又由若干个时钟周期组成。